| PRODUKTY :: Hpe®_JTAG | 
 |
|
Hpe®_JTAG Interactive board-level debugging and production tests |
Hpe®_JTAG umozliwia projektantom debugowanie PCB (płytek drukowanych) interaktywnie (bez potrzeby programowania projektu na CPLD/FPGA), obserwowanie i debugowanie projektów CPLD/FPGA, tworzenie skryptów dla wszystkich powtarzalnych czynności jak również tworzenie testów produkcyjnych kosztem ułamka ceny profesjonalnych narzędzi JTAG.
- Ekonomiczne narzędzie JTAG
- Interaktywne debugowanie i testy produkcyjne na poziomie płytki
- Filtrowanie IO
- Obserwuj tylko wybrane IO
- Parsowanie Pin-File
- Wykorzystaj nazwy pinów Twojego HDL-top level, aby szybko odnaleźć sygnały
- Interfejs skryptowy
- Testy produkcyjne i powtarzalne czynności
Wspierane systemy operacyjne: Windows 2000/XP/Vista
| Wspierane interfejsy sprzętowe: | Altera USB/Byte Blaster Hpe_JTAG-Snooper Interfejs Digilent USB-JTAG Actel FlashPro3 |
Hpe®_JTAG wspiera następujące instrukcje JTAG:
- SAMPLE: Instrukcja SAMPLE jest wykorzystywana do pobrania aktualnego stanu pinów układu w łańcuchu JTAG. Nie wpływa na działanie układu.
- EXTEST: Instrukcja EXTEST jest wykorzystywana do sprawdzania połączenia między urządzeniami w jednym łańcuchu JTAG. Można ustawić wartości pinów wyjściowych oraz odczytać wartości pinów wejściowych.
- INTEST: Instrukcja INTEST jest wykorzystywana do sprawdzania wewnętrznej funkcjonalności układu w łańcuchu JTAG. Można ustawić wartości pinów wyjściowych oraz odczytać wartości pinów wejściowych. Należy zauważyć, że dostępność instrukcji INTEST jest zależna od możliwości urządzeń.
Poprzez wbudowany interfejs języka skryptów Python Hpe®_JTAG pozwala na tworzenie złożonych procedur testowych, integrację takich testów jak również ich łatwą automatyzację. Tworzeniem takich skryptów na zlecenie klienta zajmuje się firma GRYFTEC. Biblioteka wspieranych układów jest sukcesywnie rozwijana i powiększana. Hpe_JTAG dalece ułatwia testowanie układów reprogramowalnych CPLD/FPGA użytych w testowanym urządzeniu m.in. poprzez bezpośredni import plików BSDL, plików opisujących piny powstałych w trakcie syntezy projektu dla układów CPLD/FPGA. Dostępne funkcje filtrowania pozwalają użytkownikowi na obserwowanie wyłącznie interesujących go wejść/wyjść wybranego układu.
Czy kiedykolwiek próbowałeś zmierzyć sygnał pomiędzy dwoma układami w obudowach BGA (Ball Grid Array) i zorientowałeś się, że zapomniałeś umieścić pady testowe? Czy cena narzędzi JTAG zniechęcała Cię do przeprowadzania testów w oparciu o standard IEEE 1149.1 (JTAG)? Hpe®_JTAG firmy Gleichmann Electronics Research przedstawia ekonomiczne narzędzie JTAG pozwalające na testowanie PCB (płytki drukowanej) oraz układów scalonych. Hpe®_JTAG umożliwia inżynierowi projektantowi pełną kontrolę nad stanami logicznymi każdego pinu I/O czy rejestru, który jest dostępny poprzez Boundary Scan kosztem ułamka ceny profesjonalnych narzędzi JTAG. W przeciwieństwie do większości niskobudżetowych narzędzi JTAG, Hpe®_JTAG jest w pełni skryptowalny, więc testy mogą być zautomatyzowane dla produkcji.
Poniższe zdjęcia roentgenowskie pokazują dwa najczęstsze problemy projektantów używających BGA: zwarcia, oraz nierozpuszczone kulki lutowa nie tworzące połączenia.
Nie każdy projektant ma możliwość prześwietlania promieniami Roentgena i jeśli te sygnały nie są poprowadzone do warstwy górnej lub dolnej PCB (płytki drukowanej), JTAG może być jedynym rozwiązaniem tego typu problemów.
|
|
|
Narzędzia JTAG Telefon: +48-91-85-11-660 E-mail: jtag@gryftec.com |